教學進度
| 課程名稱 | 基礎積體電路佈局 |
| 部別學制系科 | 日間部，五專，電子工程科 |
| 學分時數 | 選修，學分 2.0，時數 3.0，實習時數 2 |
| 分類 | 分類代號 D，分類名稱：校訂選修 |
| 代號與教師 | 開課代號：DEC1099A905，任課教師：高政平 |
| 相關網址 | |
| 評分準則 | 平時成績 33%，期中考評 33%，期末考評 % (僅做參考) |
| 系統備註 | 「授課進度」... 等，教師已確認 |
| 週次 起訖日 |
校務摘要 | 課程進度 |
| 一 1030914 1030920 |
15日 開學，上午註冊第三節正式上課 | 宣導尊重智慧財產權，不使用影印本教科書。 課程簡介 |
| 二 1030921 1030927 |
25日 期初教務會議 28日 教師節 |
1.導體,絕緣體,半導體 2. PN材料及電性 3.高低濃度PN材料 |
| 三 1030928 1031004 |
1. Enhanced NMOS及PMOS結構及電氣特性 | |
| 四 1031005 1031011 |
第一次月考週 10日國慶日 |
1. NMOS製程VS光罩 2. CMOS製程VS光罩 |
| 五 1031012 1031018 |
1.CMOS製程VS光罩 | |
| 六 1031019 1031025 |
1. Latch up成因及防治 2. substrate contact及substrate 偏壓 3. Guarding | |
| 七 1031026 1031101 |
27日期中教學評量開始 | 1. CMOS NOT Gate Layout 2. Design Rule閱讀 |
| 八 1031102 1031108 |
7日期中教學評量結束 | 1. Design Rule閱讀 |
| 九 1031109 1031115 |
期中考週 | 期中考 |
| 十 1031116 1031122 |
20日 期中教務會議 21日 校慶 |
1. Design Rule閱讀 |
| 十一 1031123 1031129 |
1. Linux環境及介紹及使用 2. Laker Tool使用操作 | |
| 十二 1031130 1031206 |
1. CMOS NOT Gate Layout with Laker | |
| 十三 1031207 1031213 |
1. DRC ERC LVS Concept 2. Calibre Tool 使用 | |
| 十四 1031214 1031220 |
第二次月考週 | 1. MOS Source Drain 共用 2. NOT NAND NOR AOI AMD OR 柱狀圖 |
| 十五 1031221 1031227 |
1. 電路圖 vs 柱狀圖 vs Layout圖 | |
| 十六 1031228 1040103 |
29日期末教學評量開始 1日 元旦 |
1. NAND Gate Layout 及 post layout check |
| 十七 1040104 1040110 |
9日期末教學評量結束。 | 1. Full custom 及 cell based layout 2 placement and routing concept |
| 十八 1040111 1040117 |
期末考週 | 1.期末考 |