課程資訊

課程名稱	微處理機設計實務
部別學制系科	日間部，二技，電子工程系
學分時數	必修，學分 3.0，時數 3.0
分類	分類代號 K2，分類名稱：專精

96/2 學期，於「子三α」教學之基本資訊

代號與教師	開課代號：DEC3096A201，任課教師：劉為彬
相關網址
評分準則	平時成績 30%，期中考評 35%，期末考評 35% (僅做參考)
系統備註	「授課進度」... 等，教師已確認

96/2 學期，於「子三α」教學之預定進度

週次 起訖日	校務摘要	課程進度
一 970224 970301	28日和平紀念日放假	微處理機設計模組介紹及VHDL簡介
二 970302 970308		微處理機設計導論及MAX-PLUXII操作
三 970309 970315		暫存器、多工器、解碼器模組解說、利用VHDL設計(1)
四 970316 970322		暫存器、多工器、解碼器模組解說、利用VHDL設計(2)
五 970323 970329	第一次月考週	ALU模組解說、利用VHDL設計(1)
六 970330 970405	教孝月校外學習週1、2、3日停課、停班 （於2月20、21、22補授課） 4日民族掃墓節放假	ALU模組解說、利用VHDL設計(2)
七 970406 970412		資料暫存器及I/O系統模組解說、利用VHDL設計(1)
八 970413 970419		資料暫存器及I/O系統模組解說、利用VHDL設計(2)
九 970420 970426	21~25日期中考週	資料暫存器及I/O系統模組解說、利用VHDL設計(3)
十 970427 970503		微處理機管線(pipe line)系統設計(1)
十一 970504 970510	8日校務會議	微處理機管線(pipe line)系統設計(2)
十二 970511 970517		堆疊暫存器模組解說及VHDL設計
十三 970518 970524		堆疊指標系統模組解說及VHDL設計
十四 970525 970531	26~30日畢業考試 第二次月考週	控制系統模組解說及VHDL設計(1)
十五 970601 970607		控制系統模組解說及VHDL設計(2)
十六 970608 970614	14日畢業典禮 8日端午節	控制系統模組解說及VHDL設計(3)
十七 970615 970621	16日畢業典禮補假	微處機組合及VHDL設計
十八 970622 970628	23~27日期末考週