課程資訊

課程名稱	基礎積體電路佈局
部別學制系科	日間部，五專，電子工程科
學分時數	選修，學分 3.0，時數 3.0
分類	分類代號 D，分類名稱：校訂選修

104/1 學期，於「子五Ａ」教學之基本資訊

代號與教師	開課代號：DEC1100A905，任課教師：李維才
相關網址
評分準則	平時成績 30%，期中考評 30%，期末考評 % (僅做參考)
系統備註	「授課進度」... 等，教師已確認

104/1 學期，於「子五Ａ」教學之預定進度

週次 起訖日	校務摘要	課程進度
一 1040913 1040919	14日 開學，上午註冊第三節正式上課	宣導尊重智慧財產權，不使用影印本教科書，自編教材應引用合法授權來源。 課 程 簡 介
二 1040920 1040926	24日 期初教務會議	半 導 體 材 料
三 1040927 1041003	28日 教師節	MOS 結 構
四 1041004 1041010	10日國慶日	NMOS Process (製 程)
五 1041011 1041017	第一次月考週	CMOS 製 程
六 1041018 1041024		Latch up 成 因 與 防 治
七 1041025 1041031	26日期中教學評量開始	Layout View VS Cross View
八 1041101 1041107	6日期中教學評量結束	Design Rule ( 1 )
九 1041108 1041114	期中考週	期中考
十 1041115 1041121		Design Rule ( 2 )
十一 1041122 1041128	26日 期中教務會議 27日 校慶	Design Rule ( 3 )
十二 1041129 1041205		Design Rule ( 4 )
十三 1041206 1041212		NOT Gate Layout 流 程
十四 1041213 1041219	第二次月考週	NAND NOR Schematic and Layout
十五 1041220 1041226		AOI 、AND 、OR 柱狀圖
十六 1041227 1050102	28日期末教學評量開始 1日 元旦	Layout 後 檢 查 ( DRC ERC LVS )
十七 1050103 1050109	8日期末教學評量結束。	Analog Device Layout
十八 1050110 1050116	期末考週	期末考