課程資訊

課程名稱	CPLD/FPGA設計
部別學制系科	日間部，二技，自動化工程系
學分時數	選修，學分 3.0，時數 3.0
分類	分類代號 L，分類名稱：專業選修

95/2 學期，於「自四α」教學之基本資訊

代號與教師	開課代號：DAE3094A405，任課教師：鄭時龍
相關網址
評分準則	平時成績 30%，期中考評 30%，期末考評 40% (僅做參考)
系統備註	「授課進度」... 等，教師已確認

95/2 學期，於「自四α」教學之預定進度

週次 起訖日	校務摘要	課程進度
一 960225 960303	26日上午註冊，下午正式上課。 26日進修部註冊第二節上課 28日和平紀念日放假。	課程簡介與成績計算
二 960304 960310		Max Plus II軟體介紹
三 960311 960317		繪圖法輸入
四 960318 960324		組合邏輯電路設計-繪圖法
五 960325 960331	第一次月考週。	VHDL語言介紹
六 960401 960407	5日民族掃墓節放假。	組合邏輯電路設計-VHDL法
七 960408 960414		七段解碼器設計
八 960415 960421		實驗單板介紹
九 960422 960428	23~27日期中考週。	實驗單板實作- LED控制
十 960429 960505		實驗單板實作-七段顯示器設計
十一 960506 960512		實驗單板實作-除頻器設計應用
十二 960513 960519		實驗單板實作-上下數計時器設計
十三 960520 960526	24日校務會議	實驗單板實作-電子鐘設計
十四 960527 960602	28~1日畢業考試。 第二次月考週。	畢業考試
十五 960603 960609
十六 960610 960616	16日畢業典禮。
十七 960617 960623	19日端午節放假
十八 960624 960630	25~29日期末考週。